如果您對該產(chǎn)品感興趣的話，可以
產(chǎn)品名稱：BSA-85C誤碼率測試儀
產(chǎn)品型號(hào)：BSA85C

產(chǎn)品價(jià)格：0.00 元

折扣價(jià)格：0.00 元

產(chǎn)品文檔：無相關(guān)文檔

簡單介紹

BSA-85C誤碼率測試儀主要特點(diǎn)和優(yōu)點(diǎn) 高達(dá)28.6 Gb/s 的碼型發(fā)生、誤碼分析和BER 測試能力經(jīng)校準(zhǔn)的集成經(jīng)校準(zhǔn)的集成壓力生成技術(shù)，滿足多種標(biāo)準(zhǔn)壓力接收機(jī)靈敏度和時(shí)鐘恢復(fù)抖動(dòng)容限測試要求

產(chǎn)品描述

BSA-85C誤碼率測試儀

主要特點(diǎn)和優(yōu)點(diǎn)

高達(dá)28.6 Gb/s 的碼型發(fā)生、誤碼分析和BER 測試能力
經(jīng)校準(zhǔn)的集成經(jīng)校準(zhǔn)的集成壓力生成技術(shù)，滿足多種標(biāo)準(zhǔn)壓力接收機(jī)靈敏度和時(shí)鐘恢復(fù)抖動(dòng)容限測試要求
- *高100MHz 的正弦抖動(dòng)(SJ)頻率
- 隨機(jī)抖動(dòng)(RJ)
- 有界不相關(guān)抖動(dòng)(BUJ)
- 正弦干擾(SI)
- 擴(kuò)展頻譜時(shí)鐘
- PCIe 2.0和3.0接收機(jī)測試
- IEEE 802.3ba和32G光纖通道測試
加壓力的電眼圖測試包括：
- PCI Express
- 10/40/100Gb 以太網(wǎng)
- SFP+/SFI
- XFP/XFI
- OIF/CEI
- 光纖通道(FC8, FC16, FC32)
- SATA
- USB 3.0*
- InfiniBand (SDR, QDR, FDR, EDR)
抖動(dòng)裕量(Margin)測試、抖動(dòng)容限一致性模板測試
快速輸入上升時(shí)間/高輸入帶寬錯(cuò)誤檢測器，準(zhǔn)確分析信號(hào)完整性
物理層測試套件，支持模板測試、抖動(dòng)峰值、BER輪廓和Q因子分析，使用標(biāo)準(zhǔn)或用戶自定義抖動(dòng)容限模板庫進(jìn)行全方位測試
集成的眼圖和BER相關(guān)分析
抖動(dòng)分離及定位（Jitter Map)選件系統(tǒng)豐富的抖動(dòng)解析 – 支持長碼型(如PRBS-31)抖動(dòng)三角測量，把基于BER的抖動(dòng)分解功能擴(kuò)展到Dual Dirac TJ、DJ和RJ限制之外，**分解抖動(dòng)子成分
**的誤碼定位分析技術(shù)（Error Location AnalysisTM），迅速了解BER性能限制，評(píng)估確定性誤碼與隨機(jī)性誤碼，執(zhí)行詳細(xì)的碼型相關(guān)誤碼分析，執(zhí)行誤碼突發(fā)分析或無誤碼間隔分析

應(yīng)用

設(shè)計(jì)驗(yàn)證包括信號(hào)完整性、抖動(dòng)和時(shí)序分析
對高速串行系統(tǒng)、復(fù)雜設(shè)計(jì)的性能測試
串行數(shù)據(jù)流和高性能網(wǎng)絡(luò)系統(tǒng)認(rèn)證測試
設(shè)計(jì)/ 驗(yàn)證高速I/O 組件和系統(tǒng)
信號(hào)完整性分析- 模板、峰值抖動(dòng)、BER 輪廓、抖動(dòng)分離及定位(Jitter Map)和Q 因子分析

設(shè)計(jì)/ 驗(yàn)證光發(fā)射接收機(jī)

碼型發(fā)生器*1

輸入/ 輸出指標(biāo)

圖1：幅度范圍。

圖2：允許輸入的端接電壓和偏置電壓組合。幅度擺幅范圍是0.25V到2V，應(yīng)該滿足上圖所示的陰影范圍。例如SCFL使用0V端接，工作在0~-0.9V 之間，如上圖虛線所示，符合工作電壓要求。

時(shí)鐘輸出

特性	說明
頻率范圍
BSA85C	0.1-8.5GHz
BSA125C	0.1-12.5GHz*2
BSA175C	0.5-17.5GHz*2
BSA260C	1-26GHz*1
BSA286C	1-28.6 GHz*2
相噪	<-90dbc>
時(shí)鐘輸出分頻比	只有STR 選件支持

*1除另行指明外，上升時(shí)間測量值是從20%上升到80%的時(shí)間。這些技術(shù)數(shù)據(jù)是在20分鐘預(yù)熱后獲得的。技術(shù)數(shù)據(jù)如有變更，恕不另行通告
*2 11.2Gb/s 速率以上，時(shí)鐘輸出頻率為數(shù)據(jù)率/2。詳見P13 表格

數(shù)據(jù)輸出

特性	說明
數(shù)據(jù)率范圍
BSA85C	0.1-8.5 Gb/s
BSA125C	0.1-12.5 Gb/s
BSA175C	0.5-17.5 Gb/s
BSA260C	1-26 Gb/s
BSA286C	1-28.6Gb/s
碼型格式	NRZ
極性	正?；蚍聪?
可變交叉點(diǎn)電平范圍	25 to 75%
碼型
硬件碼型	工業(yè)標(biāo)準(zhǔn)的PRBS碼型: 2n – 1 where n = 7, 11, 15, 20, 23, 31
RAM 碼型
BSA85C BSA125C BSA175C BSA260C BSA286C	128位~128Mb。每個(gè)A/B 頁面中A 或B各有32Mb，共兩組A/B 頁面。單頁面*大128Mb
碼型數(shù)據(jù)庫	基于K28.5 或CJTPAT 碼型的SONET/SDH, Fibre Channel 碼型; 2n 碼型，n=3,4,5,6,7,9; 2n標(biāo)記密度碼型, n=7,9,23;其他
誤碼插入
長度	1,2,4,8,16,32,64 長度突發(fā)序列
頻率	單詞或者重復(fù)

數(shù)據(jù), 時(shí)鐘幅度s and Offsets

特性	說明
配置	差分輸出，差分每一路可獨(dú)立設(shè)置端接、幅度和偏置
接口	DC 耦合，50 歐姆反向端接。APC-3.5 連接器?？蛇x校準(zhǔn)到75歐姆端接，其他阻抗通過面板輸入。可更換的Planar Crown適配器，可換為其他類型連接器。
預(yù)設(shè)邏輯電平	LVPECL, LVDS, LVTTL, CML, ECL, SCFL
端接電壓	–2V ~ 2V 預(yù)設(shè)值：1.5V，1.3V，1.0V，-2V，AC 耦合
允許的幅度、端接和偏置電壓	參見圖1 和圖2

數(shù)據(jù)、時(shí)鐘波形性能

型號(hào)	上升時(shí)間	抖動(dòng)
BSA85C	25ps (*大), 23ps (典型) (10-90%) 1 V幅度，10.31258.0 Gb/s	<10ps 峰峰值 (典型值, 對于 ≥1gb> <0.025UI (典型值, 數(shù)據(jù)率 <1gb>
BSA125C
BSA175C
BSA260C		8ps 峰峰值 (典型值,數(shù)據(jù)率為 25.078Gb/s 數(shù)據(jù)率)
BSA286C		<300 fs rms隨機(jī)抖動(dòng)<4 ps p-p數(shù)據(jù)相關(guān)抖動(dòng) (@14.05 gb>

時(shí)鐘/數(shù)據(jù)延遲

特性	說明
范圍	(以下情況全部大于1比特周期)
≤ 1.1GHz	30ns
> 1.1GHz	3ns
分辨率	100fs
自校率	在時(shí)間測量時(shí)，當(dāng)溫度或者比特率改變，推薦進(jìn)行儀器自校準(zhǔn)。校準(zhǔn)過程小于10s

碼型發(fā)生器輔助連接器

前面板碼型發(fā)生器連接

外部時(shí)鐘輸入

特性	說明
允許外部輸入時(shí)鐘信號(hào)同步BERTScope。帶有壓力測試選件的模塊可以對輸入的時(shí)鐘增加損傷，包括當(dāng)外部輸入時(shí)鐘信號(hào) 有超過5000ppm 的SSC 的情況。
頻率范圍
BSA85C	0.1 to 8.5GHz
BSA125C	0.1 to 12.5GHz
BSA175C	0.5 to 17.5GHz
BSA260C	1 to 26GHz
BSA286C	1 to 28.6GHz
定額功率	900mVpp (+3dBm)
*大功率	2.0Vpp (+10dBm)
回波損耗	優(yōu)于 –6dB
接口	50 歐姆SMA 母頭，DC 耦合，可選的端機(jī)電壓

高頻抖動(dòng)(僅在STR 選項(xiàng)中有效)

特性	說明
兩個(gè)抖動(dòng)輸入端中的一個(gè)?？梢圆迦胨璧腟J、RJ 和BUJ
頻率范圍	DC 到1.0 GHz
抖動(dòng)輸入幅度	*大0.5UI
輸入電壓范圍	額定電壓0~2Vpp(10dBm) *大非損傷電壓6.3Vpp(20dBm)
數(shù)據(jù)率范圍	支持?jǐn)?shù)據(jù)速率范圍：1.5 - 8.5 Gb/s (BSA85C), 12.5 Gb/s (BSA125C), 17.5 Gb/s (BSA175C)或, 22.4 Gb/s (BSA260C)或28.6 Gb/s (BSA286C)，性能限定在622 Mb/s (不包括BSA260CBSA286C)
接口	SMA 母頭, 50 歐姆, DC 耦合, 端接電壓0V

子速率時(shí)鐘輸出

特性	說明
BERTScope 標(biāo)配型號(hào)輸出4 倍分頻時(shí)鐘 BERTScope STR 選項(xiàng)提供有額外分頻時(shí)鐘輸出的性能
頻率范圍	0.125到3.125GHz(STR 選項(xiàng)可到12.5GHz)
幅度范圍	額定電壓1Vp-p，偏置0V
跳變時(shí)間	<500ps
接口	SMA 母頭, 50 歐姆, DC 耦合, 端接電壓0V

觸發(fā)輸出

特性	說明
提供了脈沖觸發(fā)輸出到外部儀器。有兩種模式： 1. 時(shí)鐘分頻模式：每256 個(gè)時(shí)鐘速率輸出一個(gè)脈沖 2. 碼型模型：PRBS 碼型中可編程脈沖輸出位置，或者固定脈沖輸出位置(RAM 碼型) 此模塊被選用安裝后，就可進(jìn)行壓力調(diào)制
*小脈沖寬度	128 個(gè)時(shí)鐘周期(模式1) 512 個(gè)時(shí)鐘周期(模式2)
跳變時(shí)間	<500ps
抖動(dòng)(p-p,數(shù)據(jù)到觸發(fā))	<10ps, 典型值(BSA175C、 BSA260C和 BSA286C)
輸出幅度	>300mVp-p,偏置 650mV
接口	50歐姆 SMA 母頭

后面板碼型發(fā)生器接口

碼型啟動(dòng)輸入

特性	說明
用于多臺(tái)儀器同時(shí)發(fā)送碼型時(shí)使用.
邏輯電平	LVTTL (<0.5V 低, >2.5V 高)
門限電平	+1.2V 典型值
*大非損傷輸入電壓范圍	–0.5V to +5.0V
*小脈沖寬度	128 連續(xù)時(shí)鐘周期
*大重復(fù)率	512 連續(xù)時(shí)鐘周期
接口	SMA 母頭， >1K 歐姆阻抗，端接到0V

頁面選擇輸入

特性	說明
在A-B頁面選擇模式中，可以通過外部控制碼型。軟件控制使用上升沿或下降沿觸發(fā)，碼型A 完成后連續(xù)碼型B，或者返回碼型A 運(yùn)行碼型B 一次
邏輯電平	LVTTL (<0.5V 低, >2.5V 高)
門限電平	+1.2V 典型值
*大非損傷輸入電壓范圍	–0.5V ~ +5.0V
*小脈沖寬度	一個(gè)碼型長度
接口	SMA 母頭， >1K 歐姆阻抗，端接到0V

正弦干擾(Sinusoidal Interference)輸出(僅對STR 選件有效)

特性	說明
正選抖動(dòng)從內(nèi)部發(fā)生器輸出?？梢栽谕獠縄SI 干擾后應(yīng)用正弦干擾。
頻率范圍	0.1-2.5GHz
輸出電壓	0-3Vp-p
接口	SMA 母頭， >1K 歐姆阻抗，端接到0V

低頻抖動(dòng)輸入(僅對STR 選件有效)

特性	說明
允許使用外部低頻抖動(dòng)源對輸出的碼型加損傷
頻率范圍	DC 到 100MHz
抖動(dòng)幅度范圍	*大1.1ns，可以和其他內(nèi)部低頻調(diào)制一起使用
輸入電壓范圍	額定電壓0~2Vp-p(10dBm) *大非損傷電壓 6.3Vp-p (20dBm)
數(shù)據(jù)率范圍	高11.2Gb/s（BSA125C）或者22Gb/s高8.5 Gb/s (BSA85C), 高12.5 Gb/s(BSA125C), 高17.5 Gb/s (BSA175CCPG), 或者22 Gb/s (BSA260C)或28.6 Gb/s (BSA286C)
接口	SMA 母頭，50 歐姆，DC 耦合到0V

低頻正選抖動(dòng)輸出(僅對STR 選件有效)

特性	說明
允許兩臺(tái)BERTScope 定相輸出，一個(gè)同步、另一個(gè)反相
頻率	通過用戶界面設(shè)定SJ
幅度	2Vp-p, 偏置 0V
接口	SMA 母頭

外參考輸入(對XSSC 選件，BSA85C、BSA175C，CPG 或者BSA260C，CPG 有效)

特性	說明
鎖定外部儀器參考時(shí)鐘
頻率	10, 100, 106.25, 133.33, 156.25, 166.67, 或 200MHz
幅度	0.325 ~ 1.25Vp-p (–6 to +6dBm)
接口	SMA 母頭 50歐姆 , AC 耦合

外參考輸出(對XSSC 選件，BSA85C、BSA175C，CPG 或者BSA260C，CPG 有效)

特性	說明
提供頻率參考源輸出
配置	單端(Ref-OUT 未使用)(BSA125C) 差分
頻率	10, 100, 106.25, 133.33, 156.25, 166.67, 或 200MHz
幅度	每輸出端口額定輸出1Vp-p (+4dBm) 差分2Vp-p
接口	SMA 母頭 50歐姆 , AC 耦合

時(shí)鐘路徑細(xì)節(jié)

BSA85C

BSA85C 系列帶壓力測試能力模塊的時(shí)鐘路徑功能框圖

以數(shù)據(jù)率為單位，使用內(nèi)部時(shí)鐘，BSA85C可用時(shí)鐘及子速率時(shí)鐘輸出分頻比***

BSA125C, BSA175C, BSA260C和BSA286C

BSA125C,CPG, BSA175C,,BSA286C 和BSA260CBSA85C系列帶壓力測試能力模塊的時(shí)鐘路徑功能框圖

* 該端口也可用于全速帶抖動(dòng)時(shí)鐘的輸出

** 對于相應(yīng)的模塊，壓力可以增加到外部時(shí)鐘。工作速率1.5G~11.2Gb/s。外部時(shí)鐘的占空比必須是50% ± 2%

*** 在整個(gè)速率段內(nèi)，列出的所有的比例對于外部時(shí)鐘都是有效的，僅對內(nèi)部時(shí)鐘有限制。*小的時(shí)鐘頻率輸出100MHz。在該頻率下的操作未經(jīng)過校準(zhǔn)

當(dāng)時(shí)鐘速率≥ 11.2Gb/s 時(shí)，BSA125, BSA175, BSA260和BSA286C型號(hào)使用內(nèi)部雙倍數(shù)據(jù)率(DDR)構(gòu)架。時(shí)鐘輸出將是數(shù)據(jù)率的1/2。

外部時(shí)鐘可指定為全速或半速率。當(dāng)選擇全速率時(shí)，并且輸入時(shí)鐘頻率大于等于11.2GHz 時(shí)，碼型發(fā)生器將工作在DDR 模式。

這些分頻比僅應(yīng)用在內(nèi)部時(shí)鐘情況。如果選擇1/2時(shí)鐘輸出，或者當(dāng)數(shù)據(jù)率≥ 11.2Gb/s 時(shí)，外部時(shí)鐘將輸出分頻比將是1/2。

對于主時(shí)鐘輸出*小的數(shù)據(jù)率要**500Mb/s。當(dāng)工作在分頻速率低于500Mb/s 時(shí)，輸出未經(jīng)過校準(zhǔn)。

可供選擇的主時(shí)鐘多速率和子速率分頻比。BSA125C,BSA175C, 和BSA260C,BSA286C 系列

數(shù)據(jù)率 (Gb/s)	主時(shí)鐘分頻比	子速率時(shí)鐘輸出*3
500-750Mb/s	1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 32, 36	1, 2, 4
0.75-1.5Gb/s	1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 25, 28, 30, 32, 35, 36, 40, 42, 45, 48, 54, 56, 64, 72, 81	1, 2, 4, 8
1.5-3Gb/s	1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 30, 32, 32, 35, 36, 36, 40, 42, 45, 48, 50, 54, 56, 60, 64, 70, 72, 80, 81, 84, 90, 98, 108, 112, 126, 128, 144, 162	1, 2, 4, 8, 16
3-6Gb/s	1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 30, 32, 32, 35, 36, 36, 40, 42, 45, 48, 50, 54, 56, 60, 64, 70, 72, 80, 81, 84, 90, 98, 100, 108, 112, 120, 126, 128, 140, 144, 160, 162, 168, 180, 192, 196, 216, 224, 252, 256, 288, 324	1, 2, 4, 8, 16, 32
6-11.2Gb/s	1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 30, 32, 32, 35, 36, 36, 40, 42, 45, 48, 50, 54, 56, 60, 64, 70, 72, 80, 81, 84, 90, 98, 108, 112, 126, 128, 140, 144, 144, 160, 162, 162, 168, 180, 192, 196, 200, 216, 224, 240, 252, 256, 280, 288, 320, 324, 360, 384, 392, 432, 448, 504, 512, 576, 648	1, 2, 4, 8, 16, 32, 64
11.2-12Gb/s	2, 4, 8, 10, 12, 14, 16, 18, 20, 24, 28, 32, 36, 40, 48, 60, 64, 64, 70, 72, 72, 80, 84, 90, 96, 100, 108, 112, 120, 128, 140, 144, 160, 162, 168, 180, 196, 200, 216, 224, 240, 252, 256, 280, 288, 320, 324, 336, 360, 384, 392, 432, 448, 504, 512, 576, 648	2, 4, 8, 16, 32, 64
12-26Gb/s	2, 4, 8, 10, 12, 14, 16, 18, 20, 24, 28, 32, 36, 40, 48, 60, 64, 64, 70, 72, 72, 80, 84, 90, 96, 100, 108, 112, 120, 128, 140, 144, 160, 162, 168, 180, 196, 216, 224, 252, 256, 280, 288, 288, 320, 324, 324, 336, 360, 384, 392, 400, 432, 448, 480, 504, 512, 560, 576, 640, 648, 720, 768, 784, 864, 896, 1008, 1024, 1152, 1296	2, 4, 8, 16, 32, 64, 128

*3 數(shù)據(jù)率小于11.2Gb/s 時(shí)，子速率時(shí)鐘連接器也輸出全速率帶壓力時(shí)鐘；數(shù)據(jù)率大于等于11.2Gb/s 時(shí)，輸出半速率帶壓力時(shí)鐘。

帶壓力眼圖的碼型發(fā)生器

對內(nèi)部或外部時(shí)鐘，靈活、集成的施加眼圖損傷
隱藏了測試的復(fù)雜性，但有不失靈活簡單的特性
支持豐富的標(biāo)準(zhǔn)一致性測試和外部ISI 濾波器:
- OIF CEI
- 6 Gb SATA
- PCI Express
- XFI
- USB 3.0
- SONET
- SAS 2
- XAUI
- 10 and 100Gb Ethernet
- DisplayPort
可以增加同相位或反相的正弦干擾，或者可以輸出到外部同ISI 參考通道合成
支持OIF CEI 等規(guī)范要求的正弦抖動(dòng)(SJ)相位鎖定(兩臺(tái)BERTScope 之間同相或反相鎖定)

靈活的外部抖動(dòng)干擾

前面板高頻抖動(dòng)輸入端口-輸入抖動(dòng)頻率從DC到1GHz，幅度*大0.5UI
后面板外部SJ 低頻抖動(dòng)輸出端口- 輸入抖動(dòng)頻率從DC 到100MHz，幅度*大1ns
后面板SJ 輸出
后面板正弦干擾輸出端口

注意: 內(nèi)部的RJ，BUJ 和外部的高頻抖動(dòng)輸入合成幅度*大0.5UI，合成抖動(dòng)中的每一項(xiàng)幅度*大0.25UI。后面板低頻抖動(dòng)輸入可以增加更多的抖動(dòng)；外部低頻抖動(dòng)(見第5 頁)，內(nèi)部低正弦頻抖動(dòng)到10MHz 頻率(見下表)，PCIe LFRJ 和PCIeLFSJ(見第8 頁，XS 選項(xiàng))抖動(dòng)幅度限制1.1ns。這些限制對XSSC 選項(xiàng)(見第8 頁)的相位調(diào)制無效。

幅度和ISI 損傷

ISI

外部增加：例如，長的同軸電纜，或者4階Bessel-Thompson濾波器，-3dB 點(diǎn)等于0.75* 數(shù)據(jù)率

需要模擬電路板耗散的應(yīng)用，BSA12500ISI 差分ISI 生成板提供模擬電路板走線損耗

正弦干擾

支持BERTScope 全速率范圍的應(yīng)用
100MHz 到 2.5GHz
100kHz 調(diào)節(jié)步進(jìn)
電壓調(diào)節(jié)范圍 0 ~ 400mV
共?；虿罘?
可用外部SI 從后面板SMA 輸入，單端幅度0~3V，可在軟件界面中調(diào)節(jié)，和內(nèi)部SI 同樣的頻率和調(diào)節(jié)步進(jìn)

抖動(dòng)損傷

有界非相關(guān)性抖動(dòng)(BUJ)

支持?jǐn)?shù)據(jù)速率范圍：1.5 - 8.5 Gb/s (BSA85C), 12.5 Gb/s (BSA125C), 17.5 Gb/s (BSA175C), 或22.4 Gb/s (BSA260C)或22 Gb/s (BSA286C)，性能限定在622 Mb/s (不包括BSA260C/BSA286C)
內(nèi)部PRBS7 發(fā)生器
可調(diào)幅度*帶0.5UI
100Mb/s 到 2.0Gb/s
可供選擇帶限濾波器(如下表)

BUJ 速率	濾波器
100 到 499	25MHz
500 到 999	50MHz
1,000 到 1,999	100MHz
2,000	200MHz

隨機(jī)抖動(dòng)

支持速率從1.5G 到11.2Gb/s(BSA125C，CPG)或者22Gb/s，622Mb/s 性能受限
可調(diào)幅度*帶0.5UI
帶寬限制10MHz~1GHz
Crest factor 為16(其高斯分布至少到8 倍標(biāo)準(zhǔn)偏差范圍，或誤碼率水平達(dá)到10–16)

正弦抖動(dòng)

數(shù)據(jù)率	內(nèi)部SJ 頻率	*大內(nèi)部SJ 幅度
*高8.5 (BSA85C), 12.5 (BSA125C), 17.5 (BSA175C)或22.4 (BSA260C) Gb/s	1kHz 到 10MHz*4	1100ps
	10MHz to 100MHz	200ps
22.4-26 Gb/s(BSA260C)或28.6 Gb/s(BSA286C)	1kHz to 100MHz	84ps

*4可以和其他的低頻調(diào)制組合在一起使用。見第13 頁備注

正弦抖動(dòng)幅度調(diào)節(jié)范圍如上表所示。詳見下邊壓力選項(xiàng)中更多的SJ 性能

其他的壓力選項(xiàng)

Phase 調(diào)制范圍

*大SSC 調(diào)制

增強(qiáng)擴(kuò)頻時(shí)鐘選項(xiàng)(STR 選項(xiàng)和/ 或XSSC 選項(xiàng))

特性	說明
直接增加時(shí)鐘綜合器調(diào)制輸出-調(diào)制將影響主時(shí)鐘和子速率時(shí)鐘(忽略子速率時(shí)鐘輸出的選擇)，輸出數(shù)據(jù)和觸發(fā)輸出
模式	SSC 或者相位調(diào)制(正弦)
數(shù)據(jù)速率范圍	BERTScope 全速率
SSC 波形形狀	三角波或正弦波
SSC 調(diào)制頻率	20kHz 到 40kHz
SSC 調(diào)制范圍	12,500ppm at 6Gb/s 6,200ppm at 12Gb/s 6,000ppm at 12.5Gb/s and above 較低時(shí)鐘頻率時(shí)請參見*大SSC調(diào)制圖
SSC 調(diào)制精度	1ppm
SSC 調(diào)制類型	向下擴(kuò)展，中間擴(kuò)展，向上擴(kuò)展
PM 頻率范圍	10Hz ~ 160kHz
PM 頻率分辨率	1Hz

PM 調(diào)制范圍- 調(diào)制頻率10HZ~2KHz

數(shù)據(jù)率	*大調(diào)制
>6Gb/s	6000UI
3 to 6Gb/s	3000UI
1.5 to 3Gb/s	1500UI
0.75 to 1.5Gb/s	750UI
375 to 750Mb/s	375UI
187 to 375Mb/s	187.5UI
100 to 187Mb/s	93.75UI
調(diào)制頻率>2KHz 請參見相位調(diào)制范圍圖

F/2 抖動(dòng)生成選線(F2 選項(xiàng)，需要STR 選項(xiàng))

特性	說明
在2路及2路以上的復(fù)用系統(tǒng)中，可能會(huì)有F/2 或子速率抖動(dòng)。這種抖動(dòng)是由于復(fù)用時(shí)鐘的不對成型導(dǎo)致，所有偶數(shù)比特脈沖寬度和奇數(shù)比特寬度不一致。不像傳統(tǒng)的DCD，F(xiàn)/2 抖動(dòng)時(shí)和比特的邏輯狀態(tài)時(shí)獨(dú)立的。F/2 抖動(dòng)時(shí)目前比較新的標(biāo)準(zhǔn)，如802.3ap(10G 背板以太網(wǎng))中所強(qiáng)調(diào)的測試項(xiàng)目
支持的數(shù)據(jù)率	8.0 和 10.3125Gb/s
調(diào)制范圍	0~5.0%UI

擴(kuò)展壓力產(chǎn)生選項(xiàng)(PCISTR 選項(xiàng))

特性	說明
該選項(xiàng)增加了兩種PCIe G2 標(biāo)準(zhǔn)要求的Rx 端一致性測試時(shí)需要的抖動(dòng)類型，BERTScope 內(nèi)部產(chǎn)生
時(shí)鐘頻率	*大 11.2Gb/s
LFRJ 調(diào)制范圍	0-1.1ns*4
LFRJ 頻率范圍	帶限10KHz~1.5MHz，按照PCIE Gen2規(guī)范滾降
LFSJ 調(diào)制范圍	在 5 Gb/s 時(shí)0~368 ps*4
LFSJ 頻率范圍	1-100kHz

*5可以和其他的低頻調(diào)制組合在一起使用。見第13 頁Note

特性	說明
擴(kuò)展壓力選項(xiàng)增加了RJ 生成帶寬的選擇
RJ 頻率, 正常模式	帶限MHz ~ 1GHz
RJ 頻率, PCIE 模式	帶限 1.5~100MHz，按照PCIE Gen2規(guī)范滾降

誤碼檢測器

時(shí)鐘和數(shù)據(jù)輸入

時(shí)鐘輸入

特性	說明
配置	Single ended
頻率范圍
BSA85C	0.1-8.5Gb/s
BSA125C	0.1-12.5Gb/s
BSA175C	0.5-17.5Gb/s*6
BSA260C	1-26Gb/s*6
BSA286C	1-28.6Gb/s

*6數(shù)據(jù)率大于11.2Gb/s 時(shí)可以使用全速或半速時(shí)鐘

*7從26 Gb/s到28.6 Gb/s，輸入檢測器以半速運(yùn)行(使用偶數(shù)位或奇數(shù)位)

數(shù)據(jù)和時(shí)鐘接口

特性	說明
連接器	APC-3.5 Planar Crown
阻抗	50歐姆
門限電壓	–2 到 +3.5V
門限預(yù)設(shè)	LVPECL, LVDS, LVTTL, CML, ECL, SCFL
端接電壓	可調(diào), –2V 到 +3V 預(yù)設(shè): +1.5, +1.3, +1, 0, –2V, AC 耦合
*大非損傷輸入	–3Vpeak, +4 Vpeak, a任何連接器情況下

時(shí)鐘/數(shù)據(jù) 延遲

特性	說明
范圍	((以下情況全部大于1 比特周期)
≤ 1.1GHz	30ns
> 1.1GHz	3ns
分辨率	100fs
自校準(zhǔn)	在時(shí)間測量時(shí)，當(dāng)溫度或者比特率改變，推薦進(jìn)行儀器自校準(zhǔn)。校準(zhǔn)過程小于10s

數(shù)據(jù)輸入

特性	說明
數(shù)據(jù)率范圍
BSA85C	0.1-8.5Gb/s
BSA125C	0.1-12.5Gb/s
BSA175C	0.5-17.5Gb/s
BSA260C	1-26Gb/s
BSA286C	1-28.6Gb/s
配置	差分
格式	NRZ
極性	同相或反相
門限電平對其	自動(dòng)設(shè)置到差分信號(hào)交叉點(diǎn)
靈敏度
單端	100mVp-p (典型值)
差分	50mVp-p (典型值)
*大輸入信號(hào)擺幅	2Vp-p
內(nèi)部跳變時(shí)間	16ps(10%-90%)，單端(等效20GHz 檢測器帶寬)。在信號(hào)輸入端測量得到，ECL電平
碼型
硬件碼型	工業(yè)標(biāo)準(zhǔn)的PRBS 碼型. 2n – 1 , n = 7, 11, 15, 20, 23, 31
RAM 碼型
用戶定義	128b to 128Mb, 128b 步進(jìn)
碼型數(shù)據(jù)庫	基于K28.5 或CJTPAT 碼型的SONET/SDH, Fibre Channel 碼型；2n碼型，n=3,4,5,6,7,9；2n標(biāo)記密度碼型，n=7,9,23；其他
RAM 碼型捕獲	捕獲輸入數(shù)據(jù)，*多存儲(chǔ)128Mb。編輯所捕獲的數(shù)據(jù)，送到碼型發(fā)生器或者誤碼檢測器，或向二者同時(shí)發(fā)送
捕獲模式
長度捕獲	1 到1,048,576 個(gè)字。默認(rèn)1 個(gè)字。每個(gè)字128bit
觸發(fā)捕獲	當(dāng)后面板的“檢測啟動(dòng)”置高時(shí)開始捕獲，直到存儲(chǔ)滿或“檢測啟動(dòng)”變低時(shí)停止
觸發(fā)捕獲固定長度	當(dāng)后面板的“檢測啟動(dòng)”置高時(shí)開始捕獲，直到所設(shè)定存儲(chǔ)器長度滿時(shí)停止
同步
自動(dòng)重新同步	用戶可指定在字中出現(xiàn)1個(gè)或多個(gè)誤碼時(shí)嘗試重新同步
手動(dòng)同步	手動(dòng)發(fā)起重新同步命令
碼型匹配
Grab ‘n’ Go	誤碼檢測器捕獲指定長度信號(hào)，并和下一次采集的數(shù)據(jù)進(jìn)行比較(快速的方法，但可能漏失邏輯錯(cuò)誤)
Shift-to-Sync	誤碼檢測器比較采集的數(shù)據(jù)和RAM 中的數(shù)據(jù)。通過一個(gè)bit 的位移沒有發(fā)現(xiàn)匹配的話，則再次比較(比較速度較慢，但是精度*高)
誤碼檢測器基本測量項(xiàng)目	BER, 字節(jié)接收, Re-syncs, 被測碼型發(fā)生器和誤碼檢測器時(shí)鐘頻率

誤碼檢測器輔助輸入

前面板誤碼檢測器連接端口

誤碼相關(guān)標(biāo)記輸入(Error Analysis)

特性	說明
允許外部輸入信號(hào)在誤碼數(shù)據(jù)集中提供時(shí)間標(biāo)記
邏輯電平	LVTTL (<0.5V 低, >2.5V 高)
門限電平	+1.2V
*小脈沖寬度	128 時(shí)鐘周期
*大重復(fù)速率	512個(gè)連續(xù)的時(shí)鐘周期
*大頻率	<4000標(biāo)記/s
接口	BNC 母頭, >1k歐姆端接到 0V

消隱輸入

Bertscope 突發(fā)碼流分析時(shí)序-BERTScope 字的長度是128 個(gè)比特。上圖以PRBS payload 舉例。直到128 比特的邊界字發(fā)生，才開始比特的計(jì)數(shù)。這意味著在消隱脈沖跳變后的127 比特將被忽略。對于PRBS，典型的同步需要5 個(gè)字，或640 個(gè)比特。同樣，當(dāng)消隱脈沖再次跳變后，將繼續(xù)對*多127 個(gè)位進(jìn)行比特測量RAM 碼型的同步時(shí)間將會(huì)更長。